Luận án Nghiên cứu tách tín hiệu giải mã cầu định hướng thực thi trên FPGA cho hệ thống chuyển tiếp vô tuyến MIMO hai chiều

Tên luận án:

NGHIÊN CỨU TÁCH TÍN HIỆU GIẢI MÃ CẦU ĐỊNH HƯỚNG THỰC THI TRÊN FPGA CHO HỆ THỐNG CHUYỂN TIẾP VÔ TUYẾN MIMO HAI CHIỀU

Ngành:

Kỹ thuật điện tử

Tóm tắt nội dung tài liệu:

Luận án này tập trung giải quyết các thách thức trong việc nâng cao tốc độ đường truyền, số lượng kết nối, vùng phủ sóng và độ tin cậy của mạng thông tin vô tuyến, đặc biệt là trong bối cảnh các hệ thống yêu cầu tốc độ xử lý tín hiệu nhanh và kiến trúc phần cứng tối ưu. Sự gia tăng tần số sóng mang để đáp ứng tốc độ truyền dữ liệu cao hơn đồng thời gây ra suy hao tín hiệu, ảnh hưởng đến khả năng mở rộng vùng phủ sóng. Để khắc phục, việc thiết lập các trạm chuyển tiếp là cần thiết để nâng cao chất lượng và độ tin cậy của thông tin vô tuyến.

Trong hệ thống thông tin vô tuyến MIMO, thuật toán giải mã cầu (SD) là một ứng viên tiềm năng cho xử lý tín hiệu tại trạm chuyển tiếp, với ưu điểm độ phức tạp thấp hơn nhiều so với thuật toán giải mã hợp lệ cực đại (ML) trong khi vẫn tiệm cận đến chất lượng BER của ML. Tuy nhiên, các nghiên cứu về SD cho trạm chuyển tiếp vô tuyến MIMO hai chiều còn hạn chế, đặc biệt là việc triển khai trên nền tảng công nghệ FPGA.

Mục tiêu của luận án là đề xuất các thuật toán tách và xử lý tín hiệu có độ phức tạp thấp hơn thuật toán giải mã cầu hiện có, đạt tỉ lệ lỗi bít (BER) thấp, tiệm cận giá trị BER của thuật toán ML, đồng thời có thể triển khai trên nền tảng phần cứng FPGA. Luận án cũng đề xuất kiến trúc phần cứng tối ưu cho việc thực thi các thuật toán này trên FPGA, đảm bảo thông lượng cao, độ trễ xử lý thấp và tỉ lệ lỗi bít thấp.

Luận án đã nghiên cứu sâu các thuật toán tách và xử lý tín hiệu trong hệ thống MIMO, tập trung vào cải tiến thuật toán giải mã cầu. Cụ thể, luận án đề xuất thuật toán EHSD (Enhanced Hybrid Sphere Decoding) cho hệ thống MIMO điểm-điểm và thuật toán V-KBD (Variable K-Best Detection) cho trạm chuyển tiếp vô tuyến MIMO hai chiều. Cả hai thuật toán này được thiết kế với độ phức tạp thấp, phù hợp để cài đặt trên nền tảng công nghệ vi mạch FPGA và ASIC. Phương pháp nghiên cứu kết hợp lý thuyết và thực nghiệm, sử dụng MATLAB để mô phỏng chất lượng BER và Xilinx Vivado để đánh giá kiến trúc phần cứng.

Kết quả cho thấy các thuật toán EHSD và V-KBD đạt hiệu suất BER tốt, tiệm cận với ML và SD truyền thống, đồng thời giảm đáng kể độ phức tạp tính toán (V-KBD phức tạp thấp hơn SD từ 3-40 lần) và tối ưu về tài nguyên chiếm dụng, thông lượng và độ trễ xử lý. Các kiến trúc phần cứng đề xuất được chứng minh là hoàn toàn khả thi trên FPGA, góp phần đưa các nghiên cứu lý thuyết đến gần hơn với ứng dụng thực tiễn trong các mạng viễn thông 5G hiện nay và làm chủ công nghệ lõi cho mạng thế hệ mới.

Mục lục chi tiết:

Thông tin mục lục chi tiết không được cung cấp dưới dạng cấu trúc trong tài liệu gốc.