Luận án Nghiên cứu phương pháp hiệu chỉnh các sai lệch kênh trong ADC ghép xen thời gian

Tên luận án:

NGHIÊN CỨU PHƯƠNG PHÁP HIỆU CHỈNH CÁC SAI LỆCH KÊNH TRONG ADC GHÉP XEN THỜI GIAN

Ngành:

KỸ THUẬT ĐIỆN TỬ (Mã số: 9 52 02 03)

Tóm tắt nội dung tài liệu:

Luận án này tập trung nghiên cứu và đề xuất các phương pháp hiệu chỉnh sai lệch kênh trong Bộ chuyển đổi tương tự-số ghép xen thời gian (TIADC). TIADC được đánh giá là một giải pháp đầy hứa hẹn cho các máy thu lấy mẫu trực tiếp do khả năng đạt tốc độ lấy mẫu cao, độ phân giải cao và công suất tiêu thụ thấp, đáp ứng yêu cầu của các hệ thống thông tin liên lạc vô tuyến ngày càng phát triển và các chuẩn truyền thông mới. Tuy nhiên, trong thực tế, các sai lệch giữa các kênh bao gồm sai lệch một chiều (offset mismatch), sai lệch khuếch đại (gain mismatch), sai lệch định thời (timing skew hoặc timing mismatch) và sai lệch băng thông (bandwidth mismatch) thường xảy ra. Các sai lệch này tạo ra các thành phần hài không mong muốn trong phổ tần đầu ra và làm suy giảm nghiêm trọng hiệu năng của TIADC. Vì vậy, việc hiệu chỉnh các sai lệch kênh này là một yêu cầu cấp thiết, có ý nghĩa khoa học cao và phù hợp với xu thế thời đại.

Luận án đã trình bày khái quát chung về TIADC và các sai lệch kênh, đồng thời phân tích lý thuyết và mô phỏng ảnh hưởng của bốn loại sai lệch kênh đến hiệu năng của TIADC trên miền thời gian và miền tần số. Các phương pháp hiệu chỉnh sai lệch kênh hiện có cũng được đánh giá và phân tích khái quát, chỉ ra những hạn chế, làm cơ sở cho việc đề xuất các phương pháp mới trong các chương tiếp theo.

Các đóng góp chính của luận án bao gồm:

• Đề xuất và thực hiện thành công phương pháp hiệu chỉnh lần lượt cho cả ba loại sai lệch kênh trong TIADC: sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời. Phương pháp này đã được kiểm chứng thông qua mô phỏng trên phần mềm MATLAB và thực thi thử nghiệm trên công nghệ FPGA. Đóng góp này được công bố trong 03 công trình khoa học uy tín (gồm 01 bài báo đăng trên tạp chí quốc tế SCIE, 01 bài báo đăng trên tạp chí khoa học trong nước và 01 bài báo đăng trong kỷ yếu hội nghị quốc tế).
• Nghiên cứu, đề xuất và thực hiện thành công phương pháp hiệu chỉnh đồng thời sai lệch khuếch đại và sai lệch định thời, sau khi sai lệch một chiều đã được hiệu chỉnh. Theo đó, sai lệch một chiều được hiệu chỉnh trước bằng kỹ thuật tính trung bình các mẫu tại đầu ra của mỗi ADC thành phần. Sau đó, sai lệch khuếch đại và sai lệch định thời được hiệu chỉnh đồng thời bằng cách kết hợp sử dụng ma trận Hadamard và bộ lọc vi phân thông dải. Phương pháp này cũng đã được kiểm chứng qua mô phỏng MATLAB và thực thi thử nghiệm trên FPGA, và được công bố trong 01 bài báo đăng trên tạp chí quốc tế thuộc danh mục SCIE và 01 bài báo đăng trong kỷ yếu hội nghị khoa học quốc gia có uy tín.

Các phương pháp đề xuất đều cho hiệu năng cao, thời gian hội tụ nhanh, và có khả năng thực thi trên phần cứng với tài nguyên ít hơn so với các công trình khác. Luận án góp phần xây dựng cơ sở lý thuyết vững chắc về hiệu chỉnh sai lệch kênh trong TIADC và tiềm năng ứng dụng vào các sản phẩm thực tế.