Luận án Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau

Năm2014

Lĩnh vựcĐiện kỹ thuật

Ngôn ngữTiếng Việt, Tiếng Anh

Mô tả tài liệu

Tên luận án:

Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau

Ngành:

Kỹ thuật Viễn thông

Tóm tắt nội dung tài liệu:

Luận án, mang tựa đề "Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau," đóng góp đáng kể vào chuyên ngành Kỹ thuật Viễn thông thông qua các nghiên cứu chuyên sâu về tối ưu hóa và đánh giá hiệu năng của các tổ chức cache trong kiến trúc vi xử lý hiện đại.

Một trong những kết luận mới và quan trọng của luận án là việc ứng dụng thành công mô hình mạng xếp hàng đóng đa lớp có dạng tích các xác suất. Mô hình này được sử dụng để phân tích và đánh giá hiệu năng của các tổ chức cache đa cấp, đặc biệt tập trung vào các hệ thống có cache cấp cuối là cache chia sẻ thông minh trong kiến trúc CMP đa luồng. Qua phân tích này, luận án đã làm rõ những ưu điểm và nhược điểm cố hữu của các tổ chức cache khác nhau, cung cấp một cái nhìn sâu sắc về cách chúng ảnh hưởng đến hiệu suất tổng thể của hệ thống.

Bên cạnh đó, luận án đề xuất một giải pháp kiến trúc cụm lõi tiên tiến dành cho CMP đa luồng. Kiến trúc này được thiết kế với ba cấp cache, trong đó cache cấp 3 (L3 cache) được phân bổ riêng cho từng cụm lõi. Các kết quả nghiên cứu đã chứng minh rằng kiến trúc đề xuất mang lại hiệu quả đáng kể, thể hiện qua việc giảm đáng kể thời gian trung bình truy nhập bộ nhớ. Đồng thời, giải pháp này cũng góp phần giảm thiểu tình trạng nghẽn nút cổ chai thường gặp tại cấp L3 cache, từ đó nâng cao đáng kể hiệu năng xử lý của CMP đa luồng.

Cuối cùng, luận án còn đóng góp một công thức mới để xác định trễ truyền thông trung bình (TO) của mạng liên kết trên CMP đa luồng. Dựa trên công thức TO này, nghiên cứu đã tiến hành tính toán trễ truyền thông trung bình và mức tăng tốc (SP), cho phép đánh giá một cách khoa học các cấu hình mạng liên kết trên chip (OCIN) khác nhau. Từ đó, luận án đã lựa chọn được cấu hình OCIN phù hợp nhất cho kiến trúc CMP đa luồng, một cấu hình nổi bật với khả năng mở rộng cao, trễ truyền thông thấp và mức tăng tốc vượt trội. Những đặc tính này là tối quan trọng để đáp ứng yêu cầu gia tăng số lượng lõi trên chip trong các thế hệ vi xử lý tương lai. Luận án này cung cấp các công cụ phân tích và giải pháp kiến trúc thiết thực, góp phần thúc đẩy sự phát triển của công nghệ vi xử lý.

Luận án Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau

Mô tả tài liệu

Tên luận án:

Ngành:

Tóm tắt nội dung tài liệu:

Tài liệu liên quan

Hội viên Premium

Tài liệu tải nhiều

Lĩnh vực khác