Luận án Giải pháp chuyển đổi dấu phẩy tĩnh và hiệu chỉnh sai lệch trong TI-ADC cho khối thu băng rộng.

Tên luận án:

GIẢI PHÁP CHUYỂN ĐỔI DẤU PHẨY TĨNH VÀ HIỆU CHỈNH SAI LỆCH TRONG TI-ADC CHO KHỐI THU BĂNG RỘNG

Ngành:

Kỹ thuật điện tử

Tóm tắt nội dung tài liệu:

Trong bối cảnh phát triển của các bộ thu phát tiên tiến sử dụng kỹ thuật vô tuyến định nghĩa bằng phần mềm (Software Defined Radio) và các tiêu chuẩn truyền thông tốc độ cao như 4G, 5G, WLAN, việc số hóa các khối chức năng bằng bộ xử lý tín hiệu số là một yêu cầu cấp thiết. Để tối ưu hóa tốc độ của bộ chuyển đổi tương tự số (ADC) và triển khai hiệu quả các thuật toán xử lý tín hiệu số, giải pháp bộ ADC xen kẽ thời gian (TI-ADC) được ứng dụng rộng rãi, cho phép tạo ra các bộ biến đổi tương tự số tốc độ cao và tiết kiệm năng lượng.

Tuy nhiên, vấn đề lớn trong các bộ TI-ADC là sự sai lệch về hệ số khuếch đại, độ lệch offset, lệch thời gian lấy mẫu và băng thông do dung sai chế tạo, thay đổi điện áp cung cấp và nhiệt độ. Các sai lệch này làm giảm đáng kể hiệu năng của TI-ADC. Nhiều nghiên cứu đã tập trung vào hiệu chỉnh các sai lệch này, nhưng các kỹ thuật hiện có thường đòi hỏi mạch tương tự phức tạp, thời gian thiết kế dài và chi phí phần cứng cao. Do đó, việc phát triển các thuật toán hiệu chỉnh hoàn toàn trên miền số, có thể triển khai trên phần cứng (FPGA, ASIC), là một giải pháp hứa hẹn.

Bên cạnh đó, các thuật toán xử lý tín hiệu số thường được phát triển với định dạng dấu phẩy động, vốn tiêu thụ năng lượng lớn và phức tạp khi triển khai trên phần cứng. Vì vậy, việc chuyển đổi sang định dạng dấu phẩy tĩnh (Fixed-point Conversion – FFC) là cần thiết để tối ưu tài nguyên phần cứng và năng lượng tiêu thụ. Các kỹ thuật FFC hiện tại chưa hiệu quả cho các hệ thống phức tạp có hồi tiếp và tốn thời gian chuyển đổi.

Luận án này tập trung giải quyết hai mục tiêu chính. Thứ nhất, đề xuất và thực hiện phương pháp hiệu chỉnh đồng thời lệch hệ số khuếch đại và lệch thời gian lấy mẫu của TI-ADC sử dụng nguyên tắc lọc thích nghi loại bỏ nhiễu (ANC). Thứ hai, đề xuất và thực hiện cải tiến chuyển đổi dữ liệu dấu phẩy động sang dấu phẩy tĩnh (FFC) dựa trên cơ sở thực hiện nhóm tín hiệu cho các thuật toán DSP để có thể triển khai trên phần cứng FPGA, ASIC.

Những đóng góp chính của luận án bao gồm: đề xuất giải pháp hiệu chỉnh đồng thời cả lệch hệ số khuếch đại và lệch thời gian lấy mẫu trong bộ TI-ADC dựa trên nguyên tắc lọc thích nghi loại bỏ can nhiễu, áp dụng rộng rãi cho các bộ TI-ADC tốc độ cao trong khối thu băng rộng; và phát triển giải pháp chuyển đổi dấu phẩy tĩnh cho các bộ xử lý số tín hiệu thực thi trong các khối thu băng rộng. Các giải pháp này nhằm cải thiện hiệu năng TI-ADC, tối ưu tài nguyên phần cứng và thời gian chuyển đổi FFC.

Mục lục chi tiết:

• Mở đầu
• Chương 1. TỔNG QUAN VỀ TI-ADC TRONG KHỐI THU BĂNG RỘNG
• Chương 2. GIẢI PHÁP HIỆU CHỈNH ĐỒNG THỜI LỆCH HỆ SỐ KHUẾCH ĐẠI, THỜI GIAN LẤY MẪU CỦA TI-ADC THEO NGUYÊN TẮC ANC.
• Chương 3. PHÁT TRIỂN GIẢI PHÁP FFC VÀ ỨNG DỤNG CHO CÁC THUẬT TOÁN DSP.
• Kết luận và hướng nghiên cứu trong tương lai.